记得面菊厂的逻辑部时让我用触发器搭一个三分频电路，当时没打上来。
上网查了一下主要有两种方式。
1、JK触发器方式
在Pspice中绘制如下：
仿真结果如下
在设置脉冲源的时候要尽量缩小上升时间和下降时间，不然会报存在竞争的错误。
逻辑代码：
// 高电平复位，JK触发器 // module JKFF( input clk, input rst, input J, input K, output reg Q, output NQ ); always @ (posedge clk or posedge rst) begin if (rst) begin Q <= 1'b0; end else begin Q <= J * (~Q) + (~K) * (NQ); end